Ons skryf die toetsbankmodule en voer die simulasie in die ModelSim-omgewing vanaf Altera uit.
Nodig
- - rekenaar;
- - geïnstalleerde ontwikkelingsomgewing Quartus II + ModelSim.
Instruksies
Stap 1
Die eerste stap is om seker te maak dat die pad na die ModelSim-instrument in die Quartus II-ontwikkelingsomgewing gespesifiseer word. Om dit te doen, open die menu Tools -> Options. Gaan in die opsies na Algemeen -> EDA-instrumentopsies. Ons vind die ModelSim-Altera-veld en tik C: / altera / 13.0sp1 / modelsim_ase / win32aloem daarin of deur op die knoppie met drie punte te klik, soek ons hierdie gids op ons rekenaar. Uiteraard sal u vir 'n ander Quartus-weergawe as myne u eie pad na die "win32aloem" -gids hê.
Stap 2
U het 'n projek vir 'n FPGA in Quartus II. Hoe om toetse of toetsbanke (toetsbank) te skryf - dit is die onderwerp vir 'n aparte artikel. Laat ons nou aanvaar dat u toetsbank reeds geskryf is. Nou moet u die ontwikkelingsomgewing vertel watter toets u wil gebruik wanneer u simuleer. Om dit te doen, open die instellings via die menu Opdragte -> Instellings … Klik in die venster wat oopgaan in die afdeling EDA-instrumentinstellings -> Simulasie op die toetsbankies … Hier kan u, terloops, instel verskeie toetse en skakel oor na die vereiste een tydens die samestelling van die projek.
Stap 3
'N Venster vir die redigering van toetse is oop. Ons het nog geen toetsbanke geskep nie, dus die lys is leeg. Klik op die knoppie Nuwe … In die venster wat oopgaan, moet u die toetsinstellings instel.
Klik links op die veld op die knoppie met drie kolletjies. Kies die lêer met die toetsbankkode en klik op Open. Klik nou op die knoppie Voeg by. Die toets verskyn in die lys van toetse.
Stel daarna in die veld die naam in van die topvlakmodule wat in u toetsbank gedefinieër is. U kan enige naam in die veld invoer, dit sal outomaties dieselfde geskep word as die naam van die module.
Dit is dit, ons het die basiese toetsinstellings ingestel. Klik twee keer op OK. Nou het ons toets in die vervolglys van toetsbanke verskyn. Klik weer op OK.
Stap 4
As u nog nie die sintese van die projek gedoen het nie, is dit tyd om dit te doen. Kies Verwerking -> Begin -> Begin analise en sintese in die menu, of druk op die sleutelkombinasie Ctrl + K, of klik eenvoudig op die ooreenstemmende ikoon in die boonste paneel.
Stap 5
Simulasie kan begin word. Kies Tools -> Run Simulation Tool -> RTL Simulation in die menu (1) of klik op die RTL Simulation-ikoon in die boonste paneel (2).
Stap 6
Die ModelSim-instrument sal begin, wat al die instruksies wat in u toetsbank geskryf is, sal uitvoer en stop (as u dit spesifiek aangedui het met die $ stop-richtlijn in die toetskode). Op die skerm word die vlakdiagramme van die FPGA-in- en uitsetseine vertoon wat u in u projek beskryf het.
